ZYNQ的FPGA侧基础学习_Part5
预留空间。
本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来源 君恒的博客！
相关推荐
2026-06-17
ZYNQ的FPGA侧基础学习_Part1
1 ZYNQ初识1.1 PL简介这里PL就是指的FPGA（Field Programmable Gate Array，现场可编程门阵列），一种可以通过编程来修改其逻辑功能的数字集成电路 (芯片)。 1.1.1 CLB介绍 为什么它能通过编程改变硬件电路呢，是因为它有CLB（可配置的逻辑块），如上图所示，CLB由“片0”和“片1“组成（在赛灵思中片就是Slice）。在这个FPGA芯片当中是有很多的这个CLB组成了一个二维的矩阵，图中只是其中一个CLB的一个内部结构，那么它是由两个片组成，然后一个开关矩阵进行一个连接。这个开关矩阵你可以把它理解成一个布线资源，CLB呢可以通过这个开关矩阵跟其他的这个PL端的资源进行一个连接，或者是连接CLB内部的一些资源。 这个片Slice是由四个LUT加上这八个FF组成。其中LUT（Look UP...
2026-06-21
ZYNQ的FPGA侧基础学习_Part3
9 在线调试9.1 在线调试简介 什么是在线调试 在线调试也称为板级调试（必须有开发板），它是将程序文件下载到FPGA芯片后分析代码运行的情况。 为什么要在线调试? 直接观察代码很难找到BUG 软件仿真不全面，难以做到100%的代码覆盖率 在板级交互中，存在异步事件，很难做到仿真，或者仿真起来时间很长，无法运行 外围电路可靠性问题，如电源问题、信号干扰等导致程序运行出错 …… FPGA调试的重要性 在整个FPGA设计中，硬件调试与验证会花费超过40%的时间 低效的策略可能导致产品发布延迟 9.2 在线调试工具 在线调试的方法 利用外部测试设备：如示波器（测量模拟量）和逻辑分析仪（测量数字量）等 利用PGA开发工具自带的在线调试工具(在线逻辑分析仪) FPGA厂商 FPGA开发工具 在线调试工具 Xilinx Vivado ILA（Integrated Logic Analyzer） Xilinx ISE ChipScope Altera Quartus II SignalTap...
2026-06-20
ZYNQ的FPGA侧基础学习_Part2
4 流水灯实验4.1 LED简介LED是什么？全称：Light Emitting Diode，发光二极管。 4.2 硬件设计下面来看一下本次实验的硬件设计部分，也就是LED硬件电路，我们这里是将FPGA引脚直接连接到了发光二极管的阳极，然后LED的阴极接了一个电阻，电阻另一端连接到GND。所以引脚给高电平则LED亮，反之则熄灭。 注意，上面两个是PL的引脚，下面这两个PS的引脚。那由于底板上面只有两个灯，所以说我们是用两个灯来实现流水灯效果。 可以发现它这里都串联了一个电阻，其主要是起到一个限流的作用，就说限制流过发光二极管的电流。 4.3 实验任务本节的实验任务是使用开发板上的两个/四个LED灯顺序点亮并熄灭循环往复产生流水灯的效果，流水的间隔时间为0.5s。 4.4...
2026-06-22
ZYNQ的ARM侧基础学习_Part1
1 初始Vitis前面应该学习过ZYNQ的PL端的开发，还不涉及PS端。ZYNQ实际上是以PS端为核心，PL端呢作为它的外设，来去比方说做一个硬件加速了或者是对PS端做一个外设的扩展，那么要学习ZYNQ，一定是要学习PS端开发的。 前面所学的FPGA开发是通过Verilog语言，是偏底层硬件的开发和设计。而这里所学习的一个Vitis软件是开发它的PS端，使用C或者是C++。 另外需要说明的是，ZYNQ是PS+PL，而这个MPSoC也是PS+PL，他们只不过是ARM处理器以及PL端的一些资源等等有些差异，但他们的开发很类似，所以说下面的教程以ZYNQ为主要目标来去讲解，那么针对它们的差异地方也会去做一些说明。 1.1 Vitis是什么AMD Vitis软件平台是一款开发环境，主要用于开发包括FPGA架构，ARM处理器子系统和AI引擎在内的设计。Vitis...
2026-06-22
ZYNQ的FPGA侧基础学习_Part4
预留空间。
2026-06-22
ZYNQ的FPGA侧基础学习_Part6
预留空间。