1 ZYNQ初始

1.1 PL简介

这里PL就是指的FPGA（Field Programmable Gate Array，现场可编程门阵列），一种可以通过编程来修改其逻辑功能的数字集成电路 (芯片)。

1.1.1 CLB介绍

为什么它能通过编程改变硬件电路呢，是因为它有CLB（可配置的逻辑块），如上图所示，CLB由“片0”和“片1“组成（在赛灵思中片就是Slice）。在这个FPGA芯片当中是有很多的这个CLB组成了一个二维的矩阵，图中只是其中一个CLB的一个内部结构，那么它是由两个片组成，然后一个开关矩阵进行一个连接。这个开关矩阵你可以把它理解成一个布线资源，CLB呢可以通过这个开关矩阵跟其他的这个PL端的资源进行一个连接，或者是连接CLB内部的一些资源。

这个片Slice是由四个LUT加上这八个FF组成。其中LUT（Look UP Table，查找表）它主要的功能是对一个输入的逻辑函数，我们可以通过这个查找表来去配置各种不同的功能，比方说配置成一个存储器了、或者是定时器等等。FF（Flip-Flop，触发器）这个触发器就像我们在大学里面学的数字电路里面的DQ触发器，主要是实现对单个比特数据的寄存。

总之CLB是FPGA能可编程的基础。

1.1.2 FPGA架构

可编程的IO单元
- 它主要是跟这个物理的焊盘进行连接，可以实现一些可编程的一个IO的一些特性，比方说我们可以将这个IO呢配置成输入或者输出等等。
可编程的逻辑单元
- 赛琳斯给这个可编程的逻辑单元就叫CLB。
底层的嵌入功能单元
- 一般的这个FPGA芯片里面它都会有这个单元来去实现一些特定的功能，比方说有这个PLL来去实现一个对时钟的一个倍频、分频等，或者是用DSP来去做一些算法处理和运算等。
嵌入式块RAM(BRAM)
- 顾名思义这个RAN那就是存储数据。
布线资源
- 布线资源这个图里面并没有给它画出来，我们要知道这个布线资源它就是来去实现各个不同的功能模块的一个连接，从而去实现我们的一个功能。
硬核
- 这个硬核呢要区别于这里的底层嵌入功能单元，像什么PLL锁相环、DSP这些FPGA芯片里面基本上都有的，但是这个硬核它里面就是存在一个这样的一个专用的电路来去实现特定的功能并不是每个FPGA芯片里面都有这些硬核；
- 比方说赛里斯的七系列的FPGA它有这个XADC这个硬核，这个硬核它可以实现什么功能呢，顾名思义ADC那就是模拟到数字的一个转换，那么它除了实现这个模拟到数字的转换之外呢它还能够监测这个芯片上面的一个啊温度、各个不同的电压等等。
- 对于7系列它是具有这个硬核，但是其他的FPGA可能就没有这个硬核了，所以说要根据FPGA手册来去查看它有哪些硬核。
上面我们是介绍了FPGA的一个通用的架构，那么我们下面呢就再来看一下针对我们所使用的这个ZYNQ系列，它的PL端的一个架构是什么样子的。下图是ZYNQ的PL端的一个架构（或者说内部结构图）：

图中左上部这里缺失的一部分呢就是PS了，因为这里只介绍PL的架构，所以说这里只呈现了一个PL端的一个图。好我们就从上面往下面看吧。

首先，最上方标注了CLB，就是一个可配置的一个逻辑块，可以发现这种不同颜色的这种矩形框在整个的占比非常多，它呈现水平和垂直的一个排列，组成了一个二维的矩阵，那么这个呢也是这个FPGA它能够实现可编程电路的一个重要的构成要素，就是这个CLB。

然后，再往右侧就是一个输入输出块（Input/Output Blocks，IOB），主要跟这个物理的焊盘呢进行一个连接，其实就是对应我们芯片的引脚。这个IOB是指这种可编程的输入输出单元，其可编程的特性就体现在我们可以配置它是输入输出或者是双向的，亦或者我们配置它的一个驱动电流，包括各种不同的电平标准等等都可以来去配置，所以说它的IO非常灵活。

然后，下面有Block RAM，它就是用来实现存储数据，其实在这个它的开发工具当中呢会提供好多XXX（没听清视频说的什么），比方说提供了这个RAM、ROM或者是FIFO，这些我们后面在开发的时候可能会频繁用到，那这些的一个存储相关的XXX（没听清视频说的什么）它底层使用的基本上都是这个BRAM。它非常适合存储一些比较大的一些数据量。

然后，BRAM的左侧有一个时钟的一个单元，主要是对时钟进行一个管理用的，比方说我们就可以通过这个时钟单元对输入的时钟进行一个倍频和分频等等，包括呢调整它的相位，都可以通过这个时钟单元的来去实现

然后再往这边呢就是这个浅蓝色的一个数